1、Modelsim

　　Mentor子公司Model Tech出品，功能比Active HDL強大，但使用也較復雜。工業上最通用的仿真器之一，可在Verilog和VHDL仿真，基本的使用步驟是：建立庫映射庫到物理目錄→編譯源代碼（所有的HDL代碼必須被編譯，Verilog和VHDL是不同的）→啟動仿真器→執行仿真。

　　2、Active HDL

　　Aldecd公司出品，支持狀態圖和文本輸入，該軟件以其與windows接近的圖形化界面，易學易懂等特點受到在校大學生和研究生的普遍歡迎。而且該軟件的新設計向導非常友好，能自動生成設計框架，生成實體、端口和結構體。基本的使用步驟是：通過New Design wizard建立庫→通過Add New File進行設計輸入→編譯源代碼→仿真。

　　3、NC-Verilog/NC-VHDL/NC-SIM

　　Cadence公司很好的Verilog/VHDL仿真工具，其中NC-Verilog的前身是著名的Verilog仿真軟件：Verilog-XL，用于Verilog仿真；NC-VHDL用于VHDL仿真；NC-SIM用于Verilog/VHDL的混合仿真。